鲁达 BSDL Files
Boundary Scan Description Language (BSDL) is a subset of VHDL that is used to describe how JTAG (IEEE 1149.1) is implemented in a particular device. For a device to be JTAG compliant, it must have an associated BSDL file.
These files are often available for download from manufacturers' websites (see below).
JTAG systems such as XJTAG use the information contained in a BSDL file to work out how to access a device in the JTAG chain.
BSDL files contain the following elements:
- Entity Description: Statements naming the device or a section of its functionality.
- Generic Parameter: A value such as a package type. The value may come from outside the current entity.
- Port Description: Describes the nature of the pins on the device (input, output, bidirectional, linkage).
- Use Statements: References external definitions (such as IEEE 1149.1).
- Pin Mapping(s): Maps logical signals in the device to physical pins.
- Scan Port Identification: Defines the pins used on the device to access the JTAG capabilities (TDI, TDO, etc - the Test Access Port).
- Instruction Register Description: The signals used for accessing JTAG device modes.
- Register Access Description: Which register is placed between TDI and TDO for each JTAG instruction.
- Boundary Register Description: List of the boundary scan cells and their functionality.
BSDL(Boundary-Scan Description Language 边界扫描描述语言)文件是使用边界扫描进行电路板级和系统级测试与在系统编程所必需的。 BSDL文件是描述一个IC中的IEEE 1149.1或JTAG设计电子数据表，这些文件由IC供应商提供，作为其设备规格的一部分。
“边界扫描”是一种可测性设计技术，即在电子系统的设计阶段就考虑其测试问题。
BSDL(boundary scan des cription language)语言硬件描述语言(VHDL)的一个子集，是对边界扫描器件的边界扫描特性的描述，主要用来沟通边界扫描器件厂商、用户与测试工具之间的联系，其应用包括：厂商将BSDL描述作为边界扫描器件的一部分提供给用户；BSDL描述为自动测试图形生成（ATPG）工具测试特定的电路板提供相关信息；在BSDL的支持下生成由IEEE1149.1标准定义的测试逻辑。现在，BSDL语言已经正式成为IEEE1149.1标准文件的附件。BSDL本身不是一种通用的硬件描述语言，但它可与软件工具结合起来用于测试生成、结果分析和故障诊断。每一边界扫描器件都附有特定的BSDL描述文件.
BSDL-TAP完整性测试
指令捕获（INSTRUCTION_CAPTURE）属性提供了测试TAP完整性的一条途径。TAP完整性测试可以检测时钟TCK和模式选择TMS的输入端连接是否正确，所提供的有关信号是否正常；数据输入TDI和数据输出TDO端的连接是否正确，且输入和输出的功能是否正常；内部的指令寄存器工作是否正常；内部的边界扫描寄存器工作是否正常。TAP完整性测试是进行边界扫描其他任何测试之前建议首先进行的测试操作，以确保边界扫描链能正常工作。
TAP完整性测试的过程如图3所示。在TAP的Shift-IR状态，指令捕获位图形已加载至指令寄存器的移位寄存器部分，直接从TDO移出数据并与各芯片的Capture位图形比较，若数据一致则TAP完整性测试通过。
BSDL-芯片ID码的检测
芯片ID码是识别芯片的内建器件标识码，通过检测芯片ID码可以识别该芯片，判断芯片装配正确与否，并可进一步判断芯片的型号、生产厂家及版本号与其标识是否相符，辨别芯片的真伪。当TAP进入Test-Logic-Reset状态时，若标志寄存器存在，则被强制接入TDI与TDO之间，寄存器LSB的值为“1”，否则，旁路寄存器被接入TDI与TDO之间，寄存器的值为“0”。所以，在检测芯片标志寄存器的值时，可以由复位状态直接进入移位数据状态，输出TDO的值，并判断其第一位是否为“1”，若是，则此芯片有标准寄存器存在，可继续移出其他31位，并进行判断与显示。检测流程如图4所示。我们在对芯片EPM7128SL84进行ID标识码检测时，用逻辑分析仪采集到的TDO端的输出波形，与BSDL描述中的ID码一致，说明器件正确。