鲁达
步骤1、双击桌面vivado图标，如图1所示，双击后过会儿出现图2界面。
图1 vivado图标
图2 vivado软件界面
步骤2、点击create new project，如图3 所示，点击next；
图3 创建工程
步骤3、添加工程路径，及填写工程名，如图4所示，并点击next。
图4 设置工程名及工程路径
步骤5、 选择器件型号，图5所示，FPGA型号为XC7K325TFF900-2，点击next，直到FINISH。
图5 选择芯片型号
步骤6、步骤5完成后，直接进入软件的主界面，如图6所示。
图6 vivado工程主界面
步骤7、创建verilog工程文件，点击图7中所示位置，ADD or Create Design Sources，点next，create文件。
图7 创建verilog文件
步骤8、选择文件类型，有verilog，VHDL，systemverilog。对于本教程选择verilog，并填写工程名，比如TEST。
图8 选择文件类型
步骤9、文件创建完成后如下图所示。在TEST.v文件中添加verilog代码。
图9 文件创建成功
步骤10、编写verilog代码，实现GPIO向DSP发送中断。如图10所示。
图10 编写verilog代码
步骤11、创建TEST.v的仿真文件，点击next，同创建TEST.v文件的过程，如图11所示
图11 创建测试文件
步骤12、创建完成后如图12所示。
图12 测试文件创建成功
步骤13、编写测试代码，如图13所示。
图13 编写测试代码
步骤14、运行行为仿真功能，通过vivado自带的仿真工具，查看WAVE,调试代码。
图14 运行功能仿真
步骤15、运行软件开始仿真后，时序如下，检查无误后，添加xdc文件。
图15 仿真波形
步骤16、创建后缀为XDC的文件，配置管脚。
图16 创建XDC文件
步骤17、create File，填写文件名，gpio，点击ok后，点击finish。
图17 添加XDC文件名
步骤18、配置工程所需的管脚，如图18.
图18 配置工程所需管脚
步骤19、检查无误后，生成bit文件。点击图19中所示位置，直到图20，bit文件生成OK。
图19 点击生成bit文件
图20 bit文件生成成功
以上介绍了vivado简单的开发教程，有不足之处欢迎评论，互动探讨。