admin 计算机组成和结构
计算机的硬件组件
1、计算机硬件基本系统，五个组成部分：运算符、控制器、内存、输入设备、输出设备；
2.内存分为内部内存(内存、容量、速度、临时数据存储)和外部存储(硬盘、光盘等、容量、速度、长期数据存储)。
3、输入设备和输出设备的结合称为外部设备，即外围设备。
4、主机：CPU主存储器
中央处理器CPU
1、配置：运算符、控制器、寄存器组和内部总线配置。
2、功能：实现程序控制、操作控制、时间控制和数据处理功能。
运算
配置：由算术逻辑单元ALU(实现数据的算术和逻辑运算)、累加器寄存器AC(运算结果或源操作数的存储库)、数据缓冲寄存器DR(临时存储内存的命令或数据)、状态条件寄存器PSW(存储执行结果的条件代码内容，例如溢出标志等)组成。
功能：执行所有的算术运算，如加减乘除等；执行所有的逻辑运算并进行逻辑测试，如与、或、非、比较等。
控制器
组成：由指令寄存器IR（暂存CPU执行指令）、程序计数器PC（存放指令执行地址）、地址寄存器（保存当前CPU所访问的内存地址）、指令译码器ID（分析指令操作码）等组成。
功能：控制整个CPU的工作，最为重要，包括程序控制、时序控制等。
数据的进制转换
进制的表示：
二进制、十六进制，一般在题目中会给出中文说明。如果没给出，要注意二进制的符号为0b，一般表示为0b0011。十六进制符号为0x或H，可表示为0x18F或18FH；
R进制转十进制：
权位展开法，用R进制数的每一位乘以R的n次方，n是变量，从R进制的整数最低位开始，依次为0,1,2,3...累加。
例如：有6进制数5043，此时R=6，用6进制数的每一位乘以6的n次方，n是变量，从6进制数的整数最低位开始。5043从低位到高位排列：3,4,0,5。n依次为0,1,2,3；
那么最终5043=3*6^0+4*6^1+0*6^2+5*6^3=1107;
十进制转R进制：
除以R倒取余数：用十进制整数除以R，记录每次所得余数，若商不为0，则继续除以R，直到商为0，而后，将所有余数从下至上记录，排列成从左到右的顺序，即转换后的R进制数。
例如：有十进制数200，转换为6进制数，此时R=6，将200/6，得商为33，余数为2：因为商不等于0，因此再将商33/6，得商为5，余数为3，再将5/6，得商为0，余数为5，此时商为0，将所有余数从下到上记录，得532。
数的表示
机器数：
各种数值在计算机中的表示形式，其特点是使用二进制计数制，数的符号用0和1表示，小数点则隐含，不占位置。
机器数分为无符号数和带符号数。无符号数表示正数，没有符号位。带符号数最高位为符号位，正数符号位为0，负数符号位为1；
定点表示法，分为纯小数和纯整数两种，其中，小数点不占存储为，而是按照以下约定：
纯小数：约定小数点的位置，在机器数的最高数值位之前；
纯整数：约定小数点的位置，在机器数的最低位数值之后；
真值：
机器数对应的实际数值
数的编码方式
带符号数的编码方式：
原码：
一个数的正常二进制表示，最高位表示符号，数值0的原码有两种形式：+0（0 0000 0000）和-0（1 0000 0000）；
反码：
正数的反码即原码；负数的反码，是在原码基础上，除符号位外，其他各位按位取反。数值0的反码有两种形式：+0 （0 0000 0000）和-0 （1 1111 1111）；
补码：
正数的补码即原码；负数的补码是反码基础上，后末位+1，若有进位则产生进位。因此数值0的补码有一种形式+0=-0 （0 0000 0000）；
移码：
用作浮点运算的码阶，无论正数负数，都是将该原码的补码的首位（符号位）取反得到移码。
真值 | 原码 | 反码 | 补码 | 移码 |
45 | 0010,1101 | 0010,1101 | 0010,1101 | 1010,1101 |
-45 | 1010,1101 | 1101,0010 | 1101,0011 | 0101,0011 |
浮点数表示
浮点数：
表示方法为N=F*2^E，其中，E为码阶，F称为尾数。类似于十进制科学计数法，如85.125=0.85125*10^2。二进制如101.011=0.101.11*2^3。
在浮点数的表示中，码阶为带符号的纯整数，尾数为带符号的纯小数，要注意，符号位占最高位。
为此，一个浮点数的表示方法不是唯一的，浮点数能表示的数值范围由码阶决定，所表示的数值精度由尾数确定。
尾数的规格化方法：
即带符号尾数的补码必须为1.0xxxx（负数），或者0.1xxxxx（正数）
浮点数的运算：
1、对阶（使两个数的阶码相同，小阶向大阶看齐，较小阶码增加纪委，尾数就右移几位）
2、尾数计算（相加，若是减运算，则加负数）
3、结果规格化（即尾数表示规格化，带符号尾数转换为1.0xxx或0.1xxx）
算术运算和逻辑运算
数和数之间的算术运算包括：加减乘除等基本算术运算，对于二进制数，还有基本的逻辑运算，包括：
（在计算机中，0代表假，1代表真），“贾玲·”
逻辑与&：
0&1=0， 1&1=1
逻辑或|：
0|1=1, 0|0=0
异或：
同0非1，参加运算的二进制数同为0或者同为1，则结果为0，否则为1.
逻辑非：
!0=1 !1=0
逻辑左移：
二进数整体向左移n位，高位若溢出则舍弃，低位补0；
逻辑右移：
二进制数整体向右移n位，低位溢出则舍弃，高位补0；
校验码
码距：
在两个编码中，从A码到B码转换所需要改变的位数，称为码距。如A:00要转换成B:11，其码距为2。一般来说，码距越大，越有利于纠错和检错。（码距越长，某位出现错误后，还能成为合法值的概率越低，也就越容易纠错和检错）。
奇偶校验码：
在编码中，尾部增加校验位，使得编码中1个数为奇数（奇校验）或者偶数（偶校验），从而使码距变为2。例如：有数值01101。
奇校验：编码中含有奇数个1，则将数据01101,0发送给接受方，接受方收到后，会计算收到的编码有多少个1，如果是奇数个，则无误，反之则有误。
偶校验：同奇校验，只是编码中有偶数个1，发送的数据为01101,1
由此可得：
奇偶校验码只能检查1的个数是否为奇偶数。（11111和00111）。只能检1位错，并且无法纠错。
循环冗余校验码CRC：
CRC只能检错（多位错），不能纠错。其原理是找出一个能整除多项式的编码，因此首先要将原始报文除以多项式，将所得的余数作为校验位，加到原始报文之后，作为发送数据发送给接收方。
因此，CRC由两部分组成，左边为信息码，右边为校验码。校验码是由信息码产生的，校验码位数越长，校验能力越强。
求CRC编码时，采用的模2运算（按位运算，不发生借位和进位）。
例如：原始报文为11001010101，其生成多项式为x^4+x^3+x+1。对其进行CRC编码后的结果为？
分析：CRC是基于整除的原理，即原始报文除以多项式编码。题中的多项式编码是一个多项式，需要转换成多项式编码。
多项式转多项式编码：如果多项式存在x的第n次方，则将第n为设置为1。由此可得x^4+x^3+x+1=11011。从低位往高位数即可。
解答：多项式编码为11011，共有5位，则在原始报文后，追加5-1个0（多项式位数-1个0），即为11001010101,0000。将11001010101,0000与11011进行模2（减法不借位）运算。
得到四位余数为0011，最终编码为11001010101，0011，然后发送出去。
接收方将受到的数据11001010101，0011与多项式11011进行模2运算，若余数为0，说明校验正确，数据传输正确。
海明验码：
本质：利用奇偶校验码来检错和纠错的检验方法，构成方法是在数据位之间的确定位置，插入k个校验位，通过扩大码距来实现纠错和检错。
设数据位是n位，校验码是k位，n和k必须满足关系：2^k-1-k>=n；
奇偶校验码是在数据尾部加入1位校验位。CRC是在数据尾部加入校验位。而海明码不是在固定的后面或前面加校验位，而是在第2的n次方的位上 加入校验位。
例如：求信息1011的海明码。
1、校验位的位数和具体数据为之间的关系：所有数据位从低位到高位开始编号，从1开始递增，校验位处于2的n次方中，即处于第1,2,4,8,16,32...位上，其余位才能真正的填充数据位。若数据为1011，则第1,2,4位为校验位，第3,5,6,7,位为数据为，用来从低位开始存放1011。
2、每一位校验码的计算公式：需要确定每一位校验码到底校验哪些信息位，将信息位（即编号）拆分成二进制表示，如7=4+2+1，由第4、2、1位校验位共同校验。同理，第6位数据为6=4+2，第5位数据为4+1，第3位数据为2+1。前面指导，这些2的n次方都是校验位，可知，第4位校验位校验第7、6、5三个数据位。因此。第4位校验位等于这三位数值的异或（同0非1）。其他校验位的值同理。
可得：
7=4+2+1
6=4+2
5=4+1
3=2+1
此时，第4位校验位的值为数据为7、6、5的异或为0，第2位校验位的值为数据为7、6、3的异或为0，第1位校验位的值为数据为7、5、3的异或为1。
7 | 6 | 5 | 4 | 3 | 2 | 1 | 位数 |
1 | 0 | 1 | 1 | 数据位 | |||
0 | 0 | 1 | 校验位 |
最终，1011的海明码为1010101。
海明校验码的检错和纠错原理：
接收方收到海明码1010101后，将每一位校验位（1,2,4位）与其校验的位数进行异或，其中，在上面的计算中，第1位校验位的值时第5、3位的异或操作，为检查数据是否正确，将数据为5、3的异或值与自己（第1位）进行异或操作，这里利用异或中“同0非1”的特性来检查数据是否相等。如果相等，表示数据是正确的，否则是错误的。此时，如果是偶校验，应该结果全是0，如果是奇校验，应该全是1。
假设采用偶校验，接受到的数据为1011101，此时运算的结果为：
第1位校验位的异或值为1，与自己的异或值为0；
第2位校验位的异或值为0，与自己的异或值为0；
第4位校验位的已获知为0，与自己的异或值为1；
这里不全为0，表示传输过程中有误。按照高低位排列得到的二进制数为100，这里表示的就是错误的位数，将100转换成十进制，则为4，此时，表示第4位出错，找到了出错位之后，纠错方法就是将改为逆转。
计算机体系结构分类
Flynn分类法
根据数据流和指令流进行分类：
体系结构类型 | 结构 | 关键特性 | 达标 |
单指令单数据流 SISD | 控制部分：一个 处理器：一个 主存模块：一个 | 单处理器系统 | |
单指令多数据流 SIMD | 控制部分：一个 处理器：多个 主存模块：多个 | 各处理器以一部的形式执行同一条指令 | 并行处理机，阵列处理机，超级向量计算机 |
多指令单数据流 MISD | 控制部分：多个 处理器：一个 主存模块：多个 | 被证明不可能，至少不实际 | 目前没有，文献称为流水线计算机 |
多指令多数据流 MIMD | 控制部分：多个 处理器：多个 主存模块：多个 | 能够实现作业、任务、指令等各级全面并行 | 多处理机系统 多计算机 |
整理发现：
指令流对应的是控制部分，数据流对应的是处理器。
而主存模块，是存储模块，即可以存指令又可以存数据，则当指令流或数据流有任意一个是多个，储存模块都是多个。
计算机指令
计算机指令的组成：一条指令由操作码和操作数两部分组成，操作码决定要完成的操作，操作数指参与运算的数据及其所在的单元地址。
在计算机中，操作要求和操作数地址都是由二进制数码表示，分别称为操作码和地址码，整条指令以二进制编码的形式，存放在存储器中。
计算机指令执行过程：取指令->分析指令->执行指令三个步骤，首先，将程序计数器PC中的指令地址取出，送入地址总线，CPU依据指令地址去内存中取出指令内容，存入指令寄存器IR；而后由指令译码器进行分析，分析指令操作码；最后执行指令，取出指令执行所需的源操作数。
计算机指令寻址方式
指令寻址方式：
1、顺序寻址方式：当执行一段程序时，是一条指令接着一条指令地顺序执行；
2、跳跃寻址方式：指下一条指令的地址码不是由程序计数器给出，而是由本条指令直接给出。程序跳跃后，按新的指令地址开始顺序执行。因此，程序计数器PC中的内容也必须相应改变，以便及时跟踪新的指令地址。
指令操作数寻址方式：
1、立即寻址方式：指令的地址码字段指出的不是地址，而是操作数本身。
2、直接寻址方式：在指令的地址字段中直接指出源操作数在主存中的地址。
3、间接寻址方式：指令地址码字段所指向的存储单元中，存储的是源操作数的地址。
4、寄存器寻址方式：指令中的地址码是寄存器的编号。
指令系统
CISC：指的是复杂指令系统，兼容性强，指令多，长度可变，由微处理器实现。
RISC：指的是精简指令系统，指令少，使用频率接近，主要依靠硬件实现（通用寄存器、硬布线逻辑控制）。
指令系统类型 | 指令 | 寻址方式 | 实现方式 | 其他 |
CISC复杂 | 数量多，使用频率差别大，可变长格式 | 支持多种 | 微程序控制技术（微码） | 研制周期长 |
RISC | 数量少，使用频率进阶，大部分为单周期指令，操作寄存器，只有Load、Store操作内存 | 支持方式少 | 增加了通用寄存器，硬布线逻辑控制为主，适合采用流水线 | 优化编译，有效支持高级语言 |
指令流水线
原理：将指令分成不同段，每段由不同的部分去处理，因此可以产生叠加效果，所有的部件去处理指令的不同段。
在不使用流水线，串行执行，需要上一条指令处理完毕后，才能对下面的指令进行处理。需要耗费3*3=9t的时间。
流水线周期：
指令分成不同执行段，其中执行时间最长的段为流水线周期。
流水线执行时间：
1条指令总执行时间+（总指令条数-1）*流水线周期
流水线吞吐率：
总指令数/流水线执行时间。
流水线加速比：
不使用流水线总执行时间/使用流水线总执行时间。
例题：
流水线的吞吐率是指流水线在单位时间里，所完成的任务数或输出的结果数。设某流水线有5段，有一段的时间为2ns，另外4段每段执行时间为1ns。利用此流水线，完成100个任务的吞吐率约为（）个/s？
流水线周期：2ns
流水线执行时间：（2+4）+（100-1）*2=204ns
1ns=10^-9s
流水线吞吐率：100/204*10^-9=490*10^6
超标量流水线技术：
常规流水线的度为1的，即每个流水线阶段只执行一个部分，当度大于1时，就是超标量技术。当度为3时，相当于3条流水线并行执行，即取值、分析、执行每个阶段都同时处理3条指令，因此。当提到度的概念时，指令条数=指令条数/度。然后在配合流水线执行时间公式。
存储系统
计算机存储系统的层级结构如下图：
最上层的是寄存器，最下层是远程文件系统，从下到上，存储器的速度更快，造价更贵，容量更小。
上一层的存储器，保存着下一层存储器中部分数据的拷贝，上一层即为下一层的缓存。
计算机采用分级存储体系，主要目的是为了解决存储容量、成本和速度之间的矛盾问题；
两级存储：Cache-主存、主存-辅存（虚拟存储体系）
局部性原理：
是指计算机在执行某个程序时，倾向于使用最近使用的数据。局部性原理有两种表现形式：时间局部性和空间局部性；
总的来说，在CPU运行时，所访问的数据会趋向于一个较小的局部空间地址内，包括下面两个方面：
时间局部性：如果一个数据项正在被访问，那么在近期它很可能会被再次访问，即在相邻的时间里会访问同一个数据。（循环访问变量）
空间局部性：在最近的将来，会用到的数据的地址，和现在正在访问的数据地址，很可能是相近的，即相邻的空间地址会被连续访问。（数组结构）
高速缓存Cache
高速缓存Cache：用来存储当前最活跃的数据和程序，与CPU直接交互，位于CPU和主存之间，容量小，速度是内存的5-10倍。使用半导体材料构成。其内容是主存内存的副本拷贝，对于程序员来说是透明的。
Cache由控制部分和存储器组成，存储器用来存储数据，控制部分判断CPU要访问的数据是否在Cache中，在则命中；不在则依据一定的算法从主存中替换。
地址映射：Cache容量小，保存的内容仅是主存内容的一个子集，且Cache与主存的数据交换是以块（cache line）为单位的。在CPU工作时，送出的是主存单元的地址，想要从Cache存储器中读、写信息。这就需要应用某种函数把主存地址定位到Cache中。这种地址的转换称为地址映像，由硬件自动完成映射。在信息按照映射关系装入Cache后，CPU执行程序时，会将程序中的主存地址变换成Cache地址，这个变化过程叫做地址变换。
Cache的地址映射方式有三种：直接映射、全相连映射和组相连映射。
直接映射：
将Cache等分成块，主存也等分成块并编号。主存中的块与Cache中的快的对应关系是固定的，即二者块号相同才能命中。地址变换简单但不灵活，容易造成资源浪费；
类似于停车场，车牌尾号为1的，只能停在固定车位1上。车牌尾号为2的，只能停在固定车位2上。此时，一次性来n个尾号为1的车辆，则需要等固定车位1上的车离开后，才能停进去。尽管2号固定车位上有空余。
全相连映射：
同样将Cache等分成块并编号。主存中任意一块都与Cache中任意一块对应。因此，可以随意调入Cache任意位置，但地址变换复杂，速度较慢。又因为主存可以任意调入Cache任意块，只有当Cache满了才会发生快冲突，是最不容易发生块冲突的映射方式。
与直接映射的区别是，主存不按照Cache个数进行分区。按照Cache每一块的大小，能分多少块就分多少块。
类似于停车场较大，进入的车辆哪块有空车位就停在哪里。停车方便了，找车不好找了。
组相连映射：
是前面两种方式的结合，将Cache存储器先分块再分组，主存也同样也先分块再分组。组间采用直接映射，即主存中的组号与Cache中组号相同的组，才能命中。但是组内采用全相连映射，即组号相同的两个组内的所有块可以任意调换。
类似于给停车场分成A区和B区。不同来源的车在指定的区域内，随便停。
经过上面介绍可得，按照Cache地址映射的块冲突概率，从高到低排列，分别是：直接映射->组相连映射->全相联映射。
Cache替换算法
随机算法：最简单的替换算法。完全不管Cache块过去、现在、将来的使用情况。简单地根据一个随机数，选择一块替换掉。
先进先出FIFO：First Input And First outPut。按进入Cache的先后顺序，决定淘汰的顺序。即在需要更新时，将最先进入Cache的块作为被替换的块。这种方法要求对每一块进行记录，记录他们进入Cache的先后顺序。该方法容易实现，系统开销小。缺点是可能会把一些经常使用的块替换掉。
最近最少使用算法LRU：Least Recently Used。LRU算法是把CPU近期最少使用的块作为被替换块。这种替换方法，需要随时记录Cache中各块的使用情况，以便确定哪个块是最近最少使用的块。LRU算法相对合理，但实现起来复杂，系统开销大。通常需要对每一块设置一个称为“年龄计数器”的硬件或软件计数器，用于记录其被使用的情况。
最不经常使用页置换LFU：Least Frequentyly Used。要求在页置换时，置换引用计数最小的页。LFU的复杂度以及计数器规模要比LRU大，LRU只关注近期访问情况，LFU会统计累计访问次数，作为淘汰的依据。
Cache命中率
当CPU所访问的数据在Cache中时，称为命中，直接从Cache中读取数据，否则没有命中，需要从主存中读取所需的数据。
例题：
使用Cache改善系统性能的依据，是程序的局部性原理。程序中大部分指令是（顺序存储、顺序执行）的。设某计算机主存的读、写时间是100ns，有一个指令和数据合一的Cache，已知该Cache的读、写时间为10ns，取指令的命中率是98%，取数的命中率是95%。在执行某类程序时，约有1/5指令需要额外存/取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均读取时间约为（）ns?
解答：
指令读取时间由读指令时间+读操作数时间组成。
有题可知（0.98*10+（1-0.98）*100）+（0.95*10+（1-0.95）*100），又因为只有1/5的指令需要存取操作数，则（0.98*10+（1-0.98）*100）+（0.95*10+（1-0.95）*100）*0.2。则计算结果为：14.7ns
主存编址
内存在逻辑上是一个个小格子，格子占有空间，可以用来存储数据；每一个格子都有一个唯一编号，编号就是内存的地址。地址和格子空间是一一对应、永久绑定的。程序运行时，CPU只关心地址，不关心这个地址所代表的的空间在哪里、如何分布这些实际问题。有内存地址就一定能够找到对应的内存单元（内存地址+空间）。内存地址时固定的，空间中存储的东西是变动的。
内存编制以字节为单位。给定一个内存地址，其所对应的空间大小也是固定的。
例题：
地址编号从80000H到BFFFFH且按字节编制的内存容量为（）KB，若采用16K*4bit的存储器芯片构成该内存，共需（）片。
解答：
主存编址的内存容量=内存单元个数*每个内存单元的大小。
内存单元个数=末地址-首地址+1，由此可知，内存单元个数=BFFFFF-80000+1=3FFFF+1=40000H。
内存单元大小，由题目中的“按字节编址”可得，内存单元大小为1Byte。若题目中写的是“按双字节编址”，则内存单元大小为2Byte。
此时，内存容量为：40000H*1Byte；将40000H转换为十进制为4*256*256Byte。将其转换为KB，可得：256KB。
又因为1Byte=8bit。则共需要(16*0.5)KB*n=256KB，此时，n为32。
例题：
内存地址从AC000H到C7FFFH，共有____ K个地址单元，如果该内存地址按字（16bit）编址，由28片存储器芯片构成。已知构成此内存的芯片每片有16K个存储单元，则该芯片每个存储单元存储____位。
解答：
地址单元个数=C7FFF+1-AC000=C8000-AC000=1C000H。将其转换成十进制为：114688。由于主存编制单位为字节，将其转换成Kb，则有114688/1024=112K个地址单元。
又因为，主存编制单位为字节，且内存地址按16bit编址，则内存编址容量为112KB*16bit=28*16*x。此时x为4。
磁盘结构
磁盘有正反两个盘面，每个盘点有多个同心圆。每个同心圆是一个磁道，每个同心圆又被划分为多个扇区，数据就被存放在一个个扇区中。
磁头首先要寻找到对应的磁盘，然后等待磁盘进行周期旋转，旋转到指定扇区后，才能读取到想要的数据。
因此，存取时间=寻道时间+等待时间（平均定位时间+转动延迟）。
注意：寻道时间是指磁头移动到磁道所需的时间；等待时间为等待读写的扇区，转动到磁头下方所用的时间。
例题：
假设某磁盘的每个磁道划分成11个物理块，每块存放一个逻辑记录。逻辑记录R0,R1...,R9,R10存放在同一个磁道上，记录的存放顺序如下表所示：
物理块 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 |
逻辑记录 | R0 | R1 | R2 | R3 | R4 | R5 | R6 | R7 | R8 | R9 | R10 |
如果磁盘的旋转周期为33ms，磁头当前处在R0的开始处。若系统使用单缓冲顺序处理这些记录，每个记录处理时间为3ms，则处理这11个记录的最长时间为（）；若对信息存储进行优化分布后，处理11个记录的最少时间为（）；
解题：
共11个物理块，磁盘转一圈是33ms，此时，一个物理块需要3ms才能读完，R0第一块的时间为读取时间3ms+处理时间3ms=6ms，此时，磁头读取完R0后，不会停止，会继续读取，因为R0有3ms的处理时间，此时磁头已经转到了R2的开始处，需要等待磁头转到R1开始出才能读取R1的数据，此时，R1的等待时间为33ms，处理时间为3ms，也就是说R1的处理时间为36ms，又因为处理R1用了3ms，磁头此时转到了R3开始处，有需要等待磁盘转到R2处。。。。
为此采用顺序处理需要的时间为6+（33+3）*10=366ms。
可以通过改变数据分布减少处理时间。如下图所示：
物理块 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 |
逻辑记录 | R0 | R6 | R1 | R7 | R2 | R8 | R3 | R9 | R4 | R10 | R5 |
此时，每个R的处理时间都为3+3=6ms，共66ms；
总线结构
从广义上讲，任何连接两个以上电子元器件的导线，都可以称为“总线”，一般来讲，分为以下三类：
1、内部总线：内部芯片级别的总线，芯片与处理器之间通信的总线。
2、系统总线：是板级总线，用于计算机内各部分之间的链接，具体分为数据总线（并行数据传输位数）、地址总线（系统可管理的内存空间的大小）、控制总线（传送控制命令）。代表有ISA总线、EISA总线、PCI总线。
3、外部总线：设备一级总线，微机和外部设备的总线。代表有RS232(串行总线)、SCSI（并行总线）、USB（通用串行总线、即插即用，支持热插拔）
串行总线：适合于远距离低速传输。
并行总线：适合于近距离高速传输。
半双工：同一时刻，只能在一个方向上传输信息。
全双工：同一时刻，可以在两个方向上传输信息。
系统可靠性分析
平均无故障时间MTTF=1/失效率
平均故障修复时间MTTR=1/修复率
平均故障间隔时间MTBF=MTTF+MTTR
系统可用性=MTTF/(MTTF+MTTR)*100%
无论什么系统，都是由多个设备组成的，协同工作的，而这些设备的组合方式，可以是串联、并联，也可以是混合模式。
假设每个设备的可靠性是R1，R2...Rn。则不同的系统的可靠性R的计算方法如下：
串联系统：
一个设备不可靠，整个设备崩溃：
则有R=R1*R2*...*Rn
并联系统：
所有设备都不可靠，整个系统崩溃：
则有R=1-（1-R1）*（1-R2）*...*（1-Rn）
混合系统：
划分串联、并联。
则有R=R串*R并
例题：
某计算机系统的可靠性结构如下，计算该系统的可靠度：
解题：
(1-(1-R1R2)(1-R3))R4