luda LVDS定义：
低电压差分签名是一种低压差分信号技术接口。美国国家半导体公司(NS)为克服以TTL水平方式传输宽带高比特率数据时功耗大、EMI电磁干扰大等缺点而开发的数字视频信号传输方法。
LVDS输出接口使用极低的电压摆动(约350mV)从两条PCB线路或一对平衡电缆进行差分数据传输，即低压差分信号传输。LVDS输出接口允许差分PCB电缆或平衡电缆以数百MBIT/秒的速度传输信号，低压和低电流驱动方式可实现低噪音和低功耗。
目前流行的LVDS技术规范包括电信行业联盟(TIA/EIA)的ANSI/TIA/EIA-644标准和IEEE 15961995年11月，以美国国家半导体公司为主，推出了ANSI/TIA/EIA-644标准。1996年3月，IEEE发布了IEEE 1596.3标准。这两个标准侧重于LVDS接口的电气特性、互连和线路端连接等，对生产工艺、传输介质和供电电压等不清楚。LVDS可以使用CMOS、GaAs或其他技术实施，电源电压可能在5V到3.3V以下。传输介质可以是PCB连接或特殊电缆。标准建议的最大数据速率为655Mbps，理论上，LVDS的最大传输速率在未衰减的传输线上达到1.923Gbps。
功能：
电流通过在接收端放置负载来获得电压。电流正向流动时，接收端输出为1，反之为0。
振幅在250mv-450mv之间。
[1]-问题：LVDS15、LVDS18、LVDS25、LVDS33是否兼容连接？
XILINX LVDS接口兼容性： ()
通过LVDS接口后，可以按照下面流程图中的步骤正确使用LVDS以满足所有要求。
适用于XILINX FPGA的HP pin接口兼容性
XILINX FPGA的HR pin接口兼容性
XILINX 7系列FPGA使用LVDS25输入时，VCCO电源为2.5V允许访问不同级别的LVDS信号。导出LVDS25时，VCCO必须为2.5V。
LVDS兼容性说明
设计注意事项：
设计注意
[2]-问题：LVDS接口的I/o匹配。
不同级别的LVDS参数：
LVDS 2.5V级别说明
差异驱动器FIN1001的输出标准：
LVDS 3.3V级别说明
直接连接模式(外端电阻和内端电阻；相同标准的接口)
直接连接模式
外部交流耦合端连接方法(推荐)
外部交流耦合端